Kobi wrote:Den är väl bästa infon på svenska. I grund och botten handlar det om en (i teorin) betydlig effektivare schemahantering
Hur jag än söker (hittills) hittar jag inget om att processorn i sig skulle sköta om schemaläggning. Såklart påverkas vilken schemaläggningsmodell som är mest optimal av processorarkitekturen. Som en källa sa, att trådar som delar datasets optimalt körs på samma kärna (vilket jag antar är på grund av per-kärna-cache).
Är det någon mappning mellan logiska och fysiska kärnor? Jag tänker lite som en MCU till exempel mappar mellan virtuellt och fysiskt minne.